2024年3月14日，由达摩院主办的第二届玄铁RISC-V生态大会在深圳圆满举行。大会以“开放·连接”为主题，聚焦了RISC-V技术在各行业中的商业化成功案例及其最新研发成果。

思尔芯，作为国内首家数字EDA供应商，不仅应邀参与此次盛会，还在会场设立了展台，向参会者展示了针对RISC-V开发的全面的数字前端解决方案，赋能芯片设计。

面对RISC-V技术日益渗透各行业的趋势，尽管其开源、简洁和高度可扩展的特点受到广泛赞誉，但其生态系统的完善仍面临挑战，尤其是系统碎片化问题。为此，思尔芯通过“芯神匠”的系统和应用性能分析、“芯神瞳”的评估架构配置和软件性能分析、“芯神鼎”的规范符合性测试等策略，致力于构建一个更高效、更稳定的RISC-V平台。 大会现场，思尔芯Prodigy芯神瞳原型验证解决方案如何助力RISC-V开发受到关注。这套解决方案在面对高度碎片化的RISC-V市场应用时，提供了一系列关键功能，如系统验证与演示、多种调试方法，以及原型验证云服务等，这些都极大地支持了RISC-V的开发和应用。

针对RISC-V架构的开放和模块化特性，思尔芯的AXI Chip to Chip IP优化了数据传输流程，提高了多核AXI-based SoC的数据处理能力，这对执行复杂计算和处理大量数据的RISC-V应用至关重要。此外，随着RISC-V越来越依赖于处理高性能计算任务的能力，思尔芯的Chiplink AXI IP方案支持高达1024位宽的AXI DATA位宽，并能在每个Bank支持最多4组AXI协议，同时提供多种可配置的Serdes线速率，显著提升了多核处理器和AXI周边设备的速度和性能。

拥抱开源，与世界协同创新。中国工程院院士倪光南院士在大会上强调了RISC-V在国际上成为重要力量的期望，并呼吁大家协同创新，共同为RISC-V生态的发展贡献力量。思尔芯所展示的针对RISC-V创新技术和解决方案，这些创新对于满足日益增长的RISC-V应用性能要求至关重要，并推动了RISC-V生态系统的成熟与发展。

关于思尔芯 S2C

思尔芯（S2C）自 2004 年设立上海总部以来始终专注于集成电路 EDA 领域。作为国内首家数字 EDA 供应商，公司业务已覆盖架构设计、软件仿真、硬件仿真、原型验证、数字调试、EDA 云等工具及服务。已与超过 600 家国内外企业建立了良好的合作关系，服务于人工智能、高性能计算、图像处理、数据存储、信号处理等数字电路设计功能的实现，广泛应用于物联网、云计算、5G 通信、智慧医疗、汽车电子等终端领域。

公司总部位于上海，并建立了全球化的技术研发与市场服务网络，在北京、深圳、西安、香港、东京、首尔及圣何塞等地均设有分支机构或办事处。

思尔芯在 EDA 领域的技术实力受到了业界的广泛认可，通过多年耕耘，已在数字前端 EDA 领域构筑了技术与市场的双优势地位。并参与了我国 EDA 团体标准的制定，承担了多项国家及地方重大科研项目，获国家级专精特新“小巨人”企业、国家工业软件优秀产品、上海市级企业技术中心等多项荣誉资质。

Q:文档中标题使用什么符号来表示？
A:使用井号（#）。
Q:列表项如何开头？
A:以破折号（-）开头。
Q:怎样强调文本？
A:用星号（*）包裹文本。
Q:代码或命令如何表示？
A:用反引号（`）包围。
Q:引用文本使用什么符号？
A:使用大于号（>）。
Q:链接在文档中如何书写？
A:将文本放在方括号 [] 中，后面跟着圆括号 () 里的 URL。
Q:图像在文档中的表示方式是怎样的？
A:方括号 [] 里写替代文本，后面跟着圆括号 () 里的图像 URL。
Q:强调文本是用双引号吗？
A:不是，是用星号（*）。
Q:列表项可以用数字开头吗？
A:文档中规定列表项以破折号（-）开头，未提及可以用数字开头。
Q:代码和命令用单引号包围可以吗？
A:不可以，要用反引号（`）包围。
Q:第二届玄铁RISC-V生态大会何时何地举行？
A:2024年3月14日，在深圳举行。
Q:第二届玄铁RISC-V生态大会的主题是什么？
A:“开放·连接”。
Q:思尔芯在大会上做了什么？
A:思尔芯应邀参与此次盛会，还在会场设立了展台，向参会者展示了针对RISC-V开发的全面的数字前端解决方案，赋能芯片设计。
Q:RISC-V技术面临的挑战是什么？
A:其生态系统的完善仍面临挑战，尤其是系统碎片化问题。
Q:思尔芯为构建更高效、稳定的RISC-V平台采取了哪些策略？
A:通过“芯神匠”的系统和应用性能分析、“芯神瞳”的评估架构配置和软件性能分析、“芯神鼎”的规范符合性测试等策略。
Q:思尔芯Prodigy芯神瞳原型验证解决方案有哪些关键功能？
A:提供了一系列关键功能，如系统验证与演示、多种调试方法，以及原型验证云服务等。
Q:思尔芯的AXIChiptoChipIP有什么作用？
A:针对RISC-V架构的开放和模块化特性，优化了数据传输流程，提高了多核AXI-basedSoC的数据处理能力，这对执行复杂计算和处理大量数据的RISC-V应用至关重要。
Q:思尔芯的ChiplinkAXIIP方案有什么优势？
A:支持高达1024位宽的AXIDATA位宽，并能在每个Bank支持最多4组AXI协议，同时提供多种可配置的Serdes线速率，显著提升了多核处理器和AXI周边设备的速度和性能。
Q:倪光南院士在大会上强调了什么？
A:强调了RISC-V在国际上成为重要力量的期望，并呼吁大家协同创新，共同为RISC-V生态的发展贡献力量。
Q:思尔芯的基本情况是怎样的？
A:思尔芯（S2C）自2004年设立上海总部以来始终专注于集成电路EDA领域。作为国内首家数字EDA供应商，公司业务已覆盖架构设计、软件仿真、硬件仿真、原型验证、数字调试、EDA云等工具及服务。已与超过600家国内外企业建立了良好的合作关系，服务于人工智能、高性能计算、图像处理、数据存储、信号处理等数字电路设计功能